La memoria registrada (también llamada memoria con búfer) es memoria de computadora que tiene un registro entre los módulos DRAM y el controlador de memoria del sistema. Un módulo de memoria registrada coloca menos carga eléctrica sobre un controlador de memoria que uno no registrado porque el registro reenvía localmente la señal. La memoria registrada permite que un sistema informático permanezca estable con más módulos de memoria de los que tendría de otro modo.
Cuando se compara la memoria convencional con la memoria registrada, la memoria convencional suele denominarse memoria sin búfer o memoria no registrada. Cuando la memoria registrada se fabrica como un módulo de memoria en línea dual (DIMM), se denomina RDIMM. De manera similar, un DIMM no registrado se denomina UDIMM o simplemente "DIMM".
La memoria registrada suele ser más cara debido a la circuitería adicional requerida y al menor número de unidades vendidas, por lo que generalmente se encuentra solo en aplicaciones donde la necesidad de escalabilidad y robustez supera la necesidad de un precio bajo; por ejemplo, la memoria registrada se usa habitualmente en servidores.
Aunque la mayoría de los módulos de memoria registrada también incluyen memoria con código de corrección de errores (ECC), también es posible que los módulos de memoria registrada no sean de corrección de errores o viceversa. La memoria ECC no registrada es compatible y se utiliza en estaciones de trabajo o placas base de servidores de gama de entrada que no admiten grandes cantidades de memoria.
Rendimiento Normalmente, existe una penalización de rendimiento al utilizar memoria registrada. Cada lectura o escritura se almacena en un búfer durante un ciclo entre el bus de memoria y la DRAM, por lo que la RAM registrada puede considerarse que funciona un ciclo de reloj por detrás de la DRAM no registrada equivalente. Con SDRAM, esto solo se aplica al primer ciclo de una ráfaga.
Sin embargo, esta penalización de rendimiento no es universal. Hay muchos otros factores involucrados en la velocidad de acceso a la memoria. Por ejemplo, la serie de procesadores Intel Westmere 5600 accede a la memoria utilizando entrelazado, en el que el acceso a la memoria se distribuye en tres canales. Si se utilizan dos DIMM de memoria por canal, hay una reducción del ancho de banda de memoria máximo para esta configuración con UDIMM de aproximadamente un 5% en comparación con RDIMM..
Compatibilidad Por lo general, la placa base debe coincidir con el tipo de memoria; como resultado, la memoria registrada no funcionará en una placa base que no esté diseñada para ella, y viceversa. Algunas placas base de PC aceptan o requieren memoria registrada, pero los módulos de memoria registrada y no registrada no se pueden mezclar. Existe mucha confusión entre la memoria registrada y la ECC; se piensa ampliamente que la memoria ECC (que puede o no ser registrada) no funcionará en absoluto en una placa base sin soporte ECC, ni siquiera sin proporcionar la funcionalidad ECC, aunque los problemas de compatibilidad surgen realmente al intentar utilizar memoria registrada (que a menudo admite ECC y se describe como RAM ECC) en una placa base de PC que no la admite.
Tipos de memoria con búfer
Los módulos Clocked Unbuffered DIMM (CUDIMM) y Clocked Small Outline DIMM (CSODIMM) incluyen un búfer en el bus de reloj, pero por lo demás no tienen búfer. Esto mejora la integridad del reloj a altas velocidades con un coste adicional relativamente bajo. Se introdujeron para DDR5 en 2024. El búfer de reloj también se denomina controlador de reloj cliente (CKD). Los sistemas que no admiten CUDIMM/CSODIMM aún pueden utilizarlos después de una actualización del BIOS que permita usar los módulos en modo de paso directo. Los módulos Registered (Buffered) DIMM (R-DIMM o RDIMM) insertan un búfer entre los pines de los buses de reloj, comando y dirección del DIMM y los chips de memoria. Un DIMM de alta capacidad puede tener numerosos chips de memoria, cada uno de los cuales debe recibir la dirección de memoria, y su capacitancia de entrada combinada limita la velocidad a la que puede funcionar el bus de memoria. Al redistribuir las señales de comando y dirección dentro del R-DIMM, esto permite conectar más chips al bus de memoria. El coste es una mayor latencia de memoria, como resultado de un ciclo de reloj adicional requerido para que la dirección atraviese el búfer adicional. Los primeros módulos de RAM registrada eran físicamente incompatibles con los módulos de RAM no registrada, pero las dos variantes de R-DIMM SDRAM son mecánicamente intercambiables, y algunas placas base pueden admitir ambos tipos.
Los módulos Load Reduced DIMM (LR-DIMM o LRDIMM) son similares a los R-DIMM, pero añaden un búfer también a las líneas de datos. En otras palabras, los LR-DIMM almacenan en búfer tanto las líneas de control como las de datos mientras mantienen la naturaleza paralela de todas las señales. Como resultado, los LR-DIMM proporcionan grandes capacidades de memoria máximas totales, evitando al mismo tiempo los problemas de rendimiento y consumo de energía de los FB-DIMM, inducidos por la conversión requerida entre formas de señal serie y paralelo.
Los módulos Fully Buffered DIMM (FB-DIMM) aumentan aún más las capacidades de memoria máximas en sistemas grandes, utilizando un chip búfer más complejo para traducir entre el bus ancho de los chips SDRAM estándar y un bus de memoria serie estrecho y de alta velocidad. En otras palabras, todas las transferencias de control, dirección y datos a los FB-DIMM se realizan de forma serie, mientras que la lógica adicional presente en cada FB-DIMM transforma las entradas serie en señales paralelas requeridas para controlar los chips de memoria. Al reducir el número de pines requeridos por bus de memoria, las CPU podían admitir más buses de memoria, lo que permitía un mayor ancho de banda de memoria y capacidad totales. Desafortunadamente, la traducción aumentó aún más la latencia de memoria, y los complejos chips búfer de alta velocidad consumían una potencia significativa y generaban mucho calor.
Tanto los FB-DIMM como los LR-DIMM están diseñados principalmente para minimizar la carga que un módulo de memoria presenta al bus de memoria. No son compatibles con los R-DIMM, y las placas base que los requieren normalmente no permitirán mezclar tipos de módulos de memoria.
High bandwidth DIMM (HB-DIMM) fue propuesto por AMD para duplicar el ancho de banda de la memoria DDR5 en 2025. En un HB-DIMM, el chip de registro actúa también como multiplexor que reenvía la señal a uno de los dos canales direccionables independientemente conectados. Como resultado, dos canales (cuatro subcanales) pueden caber en un DIMM.
Referencias
Bibliografía – un registro típico diseñado para DDR2
Enlaces externos