LPDDR (abreviatura de Low-Power Double Data Rate), también conocida como Low-Power DDR SDRAM o LPDDR SDRAM, es un tipo de memoria de acceso aleatorio dinámico síncrona de doble velocidad de datos que consume menos energía y está destinada a dispositivos móviles. También se conoce como Mobile DDR y se abrevia como mDDR.
La LPDDR SDRAM moderna es distinta de la DDR SDRAM, con varias diferencias que hacen que la tecnología sea más apropiada para dispositivos móviles.
Ancho de bus +Propiedades de las diferentes generaciones LP-DDR LP-DDR 1 1E 2 2E 3 3E 4 4X 5 Reloj de matriz de memoria (MHz) 200 266,7 200 266,7 200 266,7 200 266,7 ? Tamaño de captación previa 2 n 4 n 8 n 16 n Frecuencia de reloj del bus de E / S (MHz) 200 266,7 400 533,3 800 1067 1600 2133 3200 Tasa de transferencia de datos ( DDR ) (MT / s) 400 533,3 800 1067 1600 2133 3200 4267 6400 Voltaje (s) de suministro 1,8 V 1,2, 1,8 V 1,2, 1,8 V 1,1, 1,8 V 0,6, 1,1, 1,8 V 0,5, 1,05, 1,8 V Bus de comando / dirección 19 bits, SDR 10 bits, DDR 6 bits, SDR ?
A diferencia de la SDRAM estándar, que se utiliza en dispositivos estacionarios y portátiles y normalmente se conecta a través de un bus de memoria de 64 bits de ancho, LPDDR también permite canales de 16 o 32 bits de ancho.
Las versiones "E" marcan versiones mejoradas de las especificaciones. Formalizan el overclocking de la matriz de memoria hasta 266,7 MHz para un aumento del rendimiento del 33%. Los módulos de memoria que implementan estas frecuencias más altas se utilizan en MacBooks y portátiles para juegos.
Al igual que con la SDRAM estándar, la mayoría de las generaciones duplican el tamaño de recuperación interna y la velocidad de transferencia externa, excepto las generaciones 4 y 5.
Generaciones
LPDDR(1) miniaturadeimagen| DDR móvil: Samsung K4X2G323PD-8GD8 La DDR original de bajo consumo (a veces llamada de forma retroactiva LPDDR1) es una forma ligeramente modificada de DDR SDRAM, con varios cambios para reducir el consumo total de energía. Lo más significativo es que la tensión de alimentación se reduce de 2,5 a 1,8 V. Los ahorros adicionales provienen de la actualización con compensación de temperatura (la DRAM requiere una actualización con menos frecuencia a bajas temperaturas), la actualización automática del arreglo parcial y un modo de "apagado profundo" que sacrifica todos los contenidos de la memoria. Además, los chips son más pequeños y utilizan menos espacio en la placa que sus equivalentes no móviles.
Samsung y Micron son dos de los principales proveedores de esta tecnología, que se utiliza en dispositivos de tableta y teléfono como el iPhone 3GS, iPad original, Samsung Galaxy Tab 7.0 y Motorola Droid X.
LPDDR2 miniaturadeimagen| Chip Samsung K4P4G154EC-FGC1 de 4 Gbit LPDDR2
+Codificación de comandos LPDDR2/LPDDR3CKCA0()CA1()CA2()CA3CA4CA5CA6CA7CA8CA9Operation↗ —↘—↗ —Precargar todos los bancos↘—↗ —BA0BA1BA2Precargar un banco↘—↗ A30A31A32BA0BA1BA2Preactivo(LPDDR2 solamente)↘A20A21A22A23A24A25A26A27A28A29↗ —Término de ráfaga↘—↗ reservadoC1C2BA0BA1BA2Lectura (AP=auto-precarga)↘ APC3C4C5C6C7C8C9C10C11↗ reservadoC1C2BA0BA1BA2Escritura(AP=auto-precarga)↘APC3C4C5C6C7C8C9C10C11↗ R8R9R10R11R12BA0BA1BA2Activar(R0–14=direccionamiento de fila)↘R0R1R2R3R4R5R6R7R13R14↗ A15A16A17A18A19BA0BA1BA2Activar (LPDDR2 solamente)↘A5A6A7A8A9A10A11A12A13A14↗ —Actualizar tofos los bancos (LPDDR2-Sx solamente)↘—↗ —Refrescar un banco(direccionamiento round robin)↘—↗ MA0MA1MA2MA3MA4MA5Modo de registro de lectura (MA0–7=direccionamiento)↘MA6MA7—↗ MA0MA1MA2MA3MA4MA5Modo de registro de escritura (OP0–7=datos)↘MA6MA7OP0OP1OP2OP3OP4OP5OP6OP7
LPDDR3 En mayo de 2012, JEDEC publicó el estándar de dispositivo de memoria de bajo consumo JESD209-3.
Los productos que utilizan LPDDR3 incluyen MacBook Air 2013, iPhone 5S, iPhone 6, Nexus 10, Samsung Galaxy S4 (GT-I9500) y Microsoft Surface Pro 3. LPDDR3 se generalizó en 2013, con 800 MHz DDR (1600 MT/s), que ofrece un ancho de banda comparable a la memoria SO_DIMM PC3-12800 en 2011 (12,8 GB/s de ancho de banda). Para lograr este ancho de banda, el controlador debe implementar la memoria de doble canal. Por ejemplo, este es el caso del Exynos 5 Dual y del 5 Octa.
Una versión "mejorada" de la especificación llamada LPDDR3e aumenta la velocidad de datos a 2133 MT/s. Samsung Electronics presentó los primeros módulos LPDDR3 a 20 nm capaces de transmitir datos a hasta 2133 MT/s, más del doble del rendimiento del LPDDR2 anterior, que solo es capaz de 800 MT/s. SoC de varios fabricantes también admiten RAM LPDDR3 a 800 MHz de forma nativa. Entre ellos se incluyen los Snapdragon 600 y 800,
Así como algunos SoC de las series Exynos y Allwinner.
LPDDR4 El 14 de marzo de 2012, JEDEC organizó una conferencia para explorar cómo los requisitos futuros de los dispositivos móviles impulsarán los próximos estándares como LPDDR4. El 30 de diciembre de 2013, Samsung anunció que había desarrollado el primer LPDDR4 de clase 8 gibibit (1 GiB) de 20 nm capaz de transmitir datos a 3200 MT/s, lo que proporciona un rendimiento un 50 por ciento más alto que el LPDDR3 más rápido y consume alrededor de un 40 por ciento menos de energía a 1,1 voltios.
El 25 de agosto de 2014, JEDEC publicó el estándar de dispositivo de memoria de bajo consumo JESD209-4.
+Codificación de comandos LPDDR4First cycle (CS=H)Segundo ciclo (CS = L)OperaciónCA5CA4CA3CA2CA1CA0CA5CA4CA3CA2CA1CA0 —Sin operación 0OP4OP3OP2OP11Comando multiptopósitoAB —BA2BA1BA0Precarga (AB=todos los bancos)AB —BA2BA1BA0Actualizar (AB=todos los bancos)— —Autoactualización de entradaBL APC9—BA2BA1BA0(+CAS-2)— —Autoactualización de salida0 APC9—BA2BA1BA0 enmascarado (+CAS-2)— —(reservado)BL APC9—BA2BA1BA0(+CAS-2)C8 C7C6C5C4C3C2CAS-2— —(reservado)OP7 MA5MA4MA3MA2MA1MA0Modo de registro y MA=direccionamiento, OP=datosOP6 OP5OP4OP3OP2OP1OP0— MA5MA4MA3MA2MA1MA0Modo de registro de lectura (+CAS-2)— —(reservado)R15R14R13R12 R11R10R16BA2BA1BA0 y R9R8R7R6 R5R4R3R2R1R0
LPDDR4 también incluye un mecanismo de "actualización de fila dirigida" para evitar la corrupción debido a la vulnerabilidad Row hammer en filas adyacentes. Una secuencia especial de tres secuencias de activación/precarga especifica la fila que se activa con más frecuencia que el umbral especificado por el dispositivo (200.000 a 700.000 por ciclo de actualización). Internamente, el dispositivo actualiza filas físicamente adyacentes en lugar de la fila especificada en el comando de activación.
LPDDR4X Samsung Semiconductor propuso una variante LPDDR4 que llamó LPDDR4X. LPDDR4X es idéntico a LPDDR4 excepto que se ahorra energía adicional al reducir el voltaje de E/S (Vddq) a de 1,1 V a 0,6 V. El 9 de enero de 2017, SK Hynix anunció paquetes LPDDR4X de 8 y 16 GiB. JEDEC publicó el estándar LPDDR4X el 8 de marzo de 2017.
LPDDR5 El 19 de febrero de 2019, JEDEC publicó el JESD209-5, Estándar para velocidad de datos doble de baja potencia 5 (LPDDR5).
Samsung anunció que tenía prototipos de chips LP-DDR5 en funcionamiento en julio de 2018. LPDDR5 introduce los siguientes cambios:
Mejoras de ahorro de energía:
Notas
Referencias
Estándares JEDEC
Categoría:SDRAM Categoría:Wikipedia:Páginas con traducciones sin revisar